数字电路里什么是输入（输出）高（低）电平有效？

　　电平的说法主要是在数字电路中，一般TTL电路（也就是三极管组成的）的高电平是2.7～5（在这个范围内都认为是1），低电平0～0.5（在这个范围内都认为是0），CMOS电路的为4.5～5，低电平0～3.5（具体的本人记得不是很清楚），所以从TTL门向CMOS传送数据时，会将高电平判断为低电平（本来送的是1，到接收端却变为0了），这时需要加上拉电阻，来拉高电平，以保证不会出错。